[°¡Á¤ÀÇ ´Þ ¼±¹°°¡°Ô]
²É¸¶¿¡¼ ¸¶À½À» ÀüÇØ¿ä.
°¡ÀÔÇϱâ
·Î±×ÀÎ
À̾߱â²É¹ç
Àå¹Ù±¸´Ï
Ä«Å×°í¸®
{{ca1.title}}
{{ca2_chunk[ca2_i - 1].title}}
{{ca3.title}}
Ȩ
>
µµ¼
>
ÄÄÇ»ÅÍ/IT
>
´ëÇб³Àç
ÄÄÇ»ÅÍ/IT
ÃÑ
17
°³ÀÇ »óǰÀÌ µî·ÏµÇ¾î ÀÖ½À´Ï´Ù.
ÀÌ»ó°ï | »ý´ÉÃâÆÇ
½Ã½ºÅÛ ÇÁ·Î±×·¡¹Ö
25,000¿ø
嘂챉
Æä¸£³µµ Ä«¸£º¸³× | ¿¡ÀÌÄÜÃâÆÇ
FTK¸¦ ÀÌ¿ëÇÑ ÄÄÇ»ÅÍ Æ÷·»½Ä
12,000¿ø
10,800¿ø
10%¡é
嘂챉
¼µÎ¿ø | º¹µÎÃâÆÇ»ç
½Ã½ºÄÚ¶ó¿ìÆÃ
18,000¿ø
嘂챉
±èÀç¼® | µµ¼ÃâÆÇ È«¸ª(È«¸ª°úÇÐÃâ..
½Ã½ºÅÛ ¼³°è ¹× ±Ù°Å¸® Åë½Å¿ë SoC ¼³°è ±â¹ý
29,000¿ø
嘂챉
ÀÌ»ó¼ø | µµ¼ÃâÆÇ È«¸ª(È«¸ª°úÇÐÃâ..
½Ã½ºÅÛ ÇØ¼®
32,000¿ø
嘂챉
Á¤±âö | ¼þ½Ç´ëÇб³ÃâÆÇºÎ
ÄÄÇ»ÅÍ ½Ã½ºÅÛ °³·Ð
22,000¿ø
嘂챉
À念Á¶ | µµ¼ÃâÆÇ È«¸ª(È«¸ª°úÇÐÃâ..
µðÁöÅнýºÅÛ ¼³°è ¹× ½Ç½À
28,000¿ø
嘂챉
±è¿µÃµ | ±âÇÑÀç
½Ã½ºÅÛ ºÐ¼® ¹× ¼³°è
19,000¿ø
嘂챉
¹ÚÇöö | ¸íÁø
½Ã½ºÅۺм® ¹× ¼³°è
15,000¿ø
嘂챉
Á¶¹Îȯ | ±Û·Î¹ú
½Ã½ºÅÛ ºÐ¼® ¼³°è(âÀÇÀûÀÎ Á¤º¸½Ã½ºÅÛ ±¸ÃàÀ» À§ÇÑ)
16,000¿ø
14,400¿ø
10%¡é
嘂챉
À̰ | µµ¼ÃâÆÇ È«¸ª(È«¸ª°úÇÐÃâÆÇ..
VERILOG 2001 µðÁöÅнýºÅÛ ¼³°è
22,000¿ø
嘂챉
±è°æÈ£ | ÇýÁö¿ø
½Ã½ºÅÛ ºÐ¼® ¹× ¼³°è(System Analysis Design)(âÀÇÀû ¼³°è¸¦ À§ÇÑ)(¶È¶ÈÇÑ IT BOOK ±³Àç ½Ã¸®Áî)
15,000¿ø
13,500¿ø
10%¡é
嘂챉
°ø¸í´Þ | 21¼¼±â»ç
½Ã½ºÅÛ ºÐ¼® ¹× ¼³°è
15,000¿ø
嘂챉
È«ÃáÇ¥ | ºÏ½ºÈú
µðÁöÅÐ ½Ã½ºÅÛ ¼³°è ¹× Ȱ¿ë(Xilinx FPGA¸¦ ÀÌ¿ëÇÑ)
15,000¿ø
嘂챉
¹Úõ°ü ¿Ü | »óÇдç
µðÁöÅÐ ½Ã½ºÅÛ ¼³°è
24,000¿ø
嘂챉
°¼ºÈ£ | µµ¼ÃâÆÇ È«¸ª(È«¸ª°úÇÐÃâ..
HDLÀ» ÀÌ¿ëÇÑ SoC ¹× IP ¼³°è±â¹ý
19,000¿ø
嘂챉
Â÷Èï½Ä ¿Ü | ÀÏÁø»ç
ÀÚµ¿È½Ã½ºÅÛ
14,000¿ø
12,600¿ø
10%¡é
嘂챉